This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(21) Application number: 01187496

(51) Intl. Cl.: H01L 27/06 H01L 21/331 H01L 21/76 H01L 27/04 H01L 29/73

(22) Application date: 21.07.89

(30) Priority:

(43) Date of application

publication:

07.03.91

(84) Designated contracting states: (71) Applicant: FUJITSU LTD **FUJITSU VLSI LTD**

(72) Inventor: AKIYAMA TAKEHIRO TAKEGAWA KOUJI


(74) Representative:


(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57) Abstract:

PURPOSE: To prevent noises from penetrating into a circuit from a power source so as to effectively protect the circuit against malfunction by a method wherein an isolating region formed of insulator is provided penetrating through a second and a third layer, and further a conductive type isolating region is provided on both the sides of the former isolating region so as to isolate the third layer.

CONSTITUTION: A firstconductivity-type first semiconductor layer 1 and a second semiconductor layer 2 whose conductivity type is opposite to that of the first semiconductor layer 1 are laminated, furthermore a firstconductivity-type third semiconductor layer 3 is formed on the second semiconductor layer 2 to form a three-layered structure, an isolating region 4 is provided penetrating through the insides of the second layer 2 and the third layer 3 from the surface of the third layer 3 in a longitudinal direction vertical to the direction in which the layers 2 and 3 are arranged so as to isolate the layers 2 and 3 from each other. Then, at least one of isolating regions 5 and 5' of the second conductivity type is provided onto both the sides of the isolating region 4 in the third layer 3 respectively. and moreover either an analog circuit 11 or a digital circuit 12 is provided outside the isolating region 5 or 5' respectively, where the circuits 11 and 12 are different from each other.





· ① 特 許 出 顯 公 開

⑩公開特許公報(A) 平3-53561

⑤Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)3月7日

H 01 L 27/06

8728-5F 8225-5F

H 01 L 27/06 29/72

E 101 ×

審査請求 未請求 請求項の数 3

(全8頁)

60発明の名称 半導体集積回路装置

> 平1-187496 顋 ②)特

22出 平1(1989)7月21日

岳 洋 ш. 明 者 秋 個発

愛知県春日井市高蔵寺町2丁目1844番2 **富十涌ヴィエル**

エスアイ株式会社内

竹 Ш 功 滋 @発、明

愛知県春日井市髙蔵寺町2丁目1844番2

富士通ヴィエル

エスアイ株式会社内

富士通株式会社 願 创出 人 创出 願

富士通ヴイエルエスア

神奈川県川崎市中原区上小田中1015番地

愛知県春日井市高蔵寺町2丁目1844番2

イ株式会社 四代 理 人

弁理士 青木 朗

外4名

最終頁に続く

1. 発明の名称

半選体集積回路装置.

2. 特許請求の範囲

1. 第1の課電型を持つ第1の半導体層、該第 1の半導体層に積層された第1の導電型と反対の 導電型を持つ第2の半導体層、及び核第2の半導 体層に積層された第1の導電型を持つ第3の層と から構成されており、かつ該第2と第3の層をそ れぞれを互に分離する、絶縁体からなる第1の分 離領域が該第2と第3の間を貫通して設けられて おり、更に該第1の分離領域の両側に該第3の層 を分離する第2の導電型を有する半導体からなる 第2の分離領域が設けられておりかつ該第1及び 第2の分離領域をはさんで、一方の第3の層内に アナログ回路が、他方の第3の層内にデジタル回 路が形成されるように設けられていることを特徴 とする半導体集積回路装置。

アナログ回路もしくはデジタル回路の少く とも一方の回路は該絶縁体からなる第1の分離領 **越によって取り囲まれていることを特徴とする額** 求項1記載の半導体集積回路装置。

3. アナログ回路もしくはデジタル回路の少く とも一方の回路は該第2の導電型を有する第2の 分離領域によって取り囲まれていることを特徴と する請求項1記載の半導体集積回路装置。

3. 発明の詳細な説明

(概 要)

本発明は半導体集積回路装置に関し、少くとも 1組以上のデジタル・アナログ回路が同一チップ 内に混在している半導体集積回路において相互の ノィズ干渉を防止する分離手段を提供することを 目的とし、第1の導電型を持つ第1の半導体層、 該第1の半導体層に積層された第1の導電型と反 対の導電型を持つ第2の半導体層、及び眩第2の 半導体層に積層された第1の導電型を持つ第3の 屑とから構成されており、かつ該第2と第3の層 をそれぞれを互に分離する、絶縁体からなる分離 領域が該第2と第3の層を貫通して設けられてお り、更に該第1の分離領域の両側に該第3の層を 分離する第2の導電型を有する半導体からなる第 2の分離領域が設けられておりかつ該第1と第2 の分離領域をはさんで一方の第3の層内にアナロ グ回路が他方の第3の層内にデジタル回路が形成 されるように設けられるように構成する。

〔産業上の利用分野〕

本発明はデジタル回路とアナログ回路とが混在 した半導体集積回路においてノイズ干渉によるト ラブルを防止するための分離手段を有する半導体 集積回路装置に関するものである。

〔従来の技術〕

近年機器の小形化に伴い、各種回路の集積化、 あるいは集積回路同士の複合化が多くなってきている。この中でデジタル回路とアナログ回路という従来はノイズ干渉等の問題から切り離されていた回路同士の複合化も例外でなくなってきており、同一チップ上に混載することが検討されて来つつある。然しながら、デジタル回路とアナログ回路

要が生じて来た。

かかる目的のために従来から半導体集積回路の分離技術には大きく分けてPN接合分離と高絶経層分離(15P分離)の二つの分離技術がある。PN接合分離では第4図に示すようにP形がシリコンとNが、その際PN逆バイアス部分には寄生容が存在している。この為分離された両端の回路間にはACのに見ると第4図に示されることに対り、イズがこの容量を通して伝わる可能性が考えられる

一方高絶縁層分離においては第5図に示すといる。 でP型基板で上に形成されたNエピタキを堀り と該層に対して縦方向となるように満を掘り その溝内に高絶縁物10を埋め込み絶縁層9を形成する。この方法では高絶縁物による分離のといる。 通常をの分離的分に寄生容量は存在しない。しいる。 しP型基板部分で(通常電源電位)の絶縁は行っていない為、この基板を通して両端の回路は電気 とを混在させた複合集積回路では各内蔵回路をシールドすることは木可能であり、また回路同士が 非常に近い範囲に隣接しているためノイズの混入 に対する対策は非常に困難であった。

この為ノイズ除去の為の特殊回路が必要となる場合も多く製造コストの上昇、と共に小型化にも 制約を与えるものとなっていた。即ち、デジタル 回路が出す低周波ノイズを含んだデジタル的ノイズがアナログ回路に溺れてくると、ノイズの退入を嫌うアナログ回路部ではノイズが付加されて誤 動作をするおそれがある。

その場合の対策として電源間にパイパスコンデンサを付けたり双方の回路を離しその間にパイの間にかり双方の回路を設けることが行われていたが、アナロクの回路もしくはデジタル回路単独に用いク回路とデジタル回路とが混載されるような場合には、イイらはの基板が共通でつながっていかの対策を施すい、そのため基板上に何らかの対策を施す

的につながっていることになる。

(発明が解決しようとする課題)

上記したように従来の分離技術においては、PN接合分離技術を用いる場合にはPN接合の記技術を用いる場合にはPN接合コンサが存在すること、又高絶縁局分離技術(1ōP)を用いる場合には基板電位が互に維ってしまいるということからこれ等の技術をデジタルのほとフナログ回路とが混在する半導体集積回路に応ることは不可能であった。

本発明の目的は、上記した従来技術の欠点を改良し、アナログ回路とデジタル回路が混在する半導体集積回路における阿回路間のノイズ干渉により電源からのノイズのまわり込みを防止し回路の 誤動作を有効に防止することの出来る分離手段を有する半導体集積回路装置を提供しようとするものである。

(課題を解決するための手段)

本発明に係る半導体集積回路装置は、上記した 目的を達成するため基本的には次のような技術構 成を有するものである。即ち、第1の導電型を持 つ第1の半導体層、該第1の半導体層に積層され た第1の導電型と反対の導電型を持つ第2の半導 体層、及び該第2の半導体圏に積層された第1の 導電型を持つ第3の間とから構成されており、か つ該第2と第3の眉をそれぞれを互に分離する、 絶縁体からなる分離領域が該第2と第3の層を貫 通して設けられており、更に該第1の分離領域の 両側に被第3の層を分離する第2の導電型を有す る半導体からなる第2の分離領域が設けられてお りかつ該第1及び第2の分離領域をはさんで、一 方の第3の層内にアナログ回路が、他方の第3の 層内にデジタル回路が形成されるように設けられ て半導体集積回路装置である。

つまり本発明にあっては、アナログ回路 1 1 と デジタル回路 1 2 とが混在している半導体集積回 路 1 3 において、両回路 1 1 と 1 2 との間ノイズ

以上の作用が協同することによって、従来ノイ ズの干渉が問題となっていたデジタル回路とアナ ログ回路間を完全に分離することが可能となる。

(実施例)

以下本発明に係る半導体集積回路装置の具体例 を図面にもとづいて詳細に説明する。

第3回は本発明に係る半導体集積回路装置にお

干渉を防止するため従来技術のPN接合分離技術と高絶縁層分離技術とをその有効性を十分に生かしつつ併用し、しかもこれに新たな技術を追加して、従来の欠点を補うことによって、完全な分離を達成せしめることに成功したものである。

より具体的に云うならば、上記半導体集積回路 装置においてノイズが発生した場合まず高抵抗で ある絶縁層によってまずノイズの遮断を行い、次 でパイパスコンデンサのような容量を多数設けて おくことによって電源のノイズを落そうとするも のである。

(作用)

本発明にあっては電源用基板である第2の層2を絶縁物からなる分離領域4により完全に分離するとともに第1の暦1を第2の層3の電源とは独立した別の電源に接続しておくことによって半導体基板からなる第2の層2の層2の第2の層1を通って他方の第2の層2にノイスがもれることは完全に防止出来る。

第1図から明らかなように本発明に係る半導体 集積回路装置は、高絶縁層分離(1gp分離)における基板電位の問題を解決するためまず第1の導電型とは 型を有する第1の半導体層1と第1の導電型とは 反対の導電型を有する第2の半導体層2とを積層 し、更に第2の半導体層上に第1の導電型を有す

特別平3-53561 (4)

る第3の半導体層3を形成した3層構造体を形成 し第3の層の表面から第3の層3と第2の層2の 内部をそれぞれの層の配列方向と直交した縦方向 に貫通した絶縁物から構成された分離領域4を設 け第2の層の第3の層とを分離せしめる。

次で第3の暦3における上記分離領域4の両側の部分に第2の導電型を有する分離領域5.5′を少くとも1個づつ設け、更にその外側アナログ回路11もしくはデジタル回路12のいづれか一方を互に異る回路となるように設けたものである。

休園中にP型の不純物を注入又は拡散等の手段に より形成したものであり、かかる分離領域はモス トネガティブ(M.N.) に又第3層のN型半導体層は モストポジティプ (M.P.) にそれぞれ接続させてお く。一力第1の半導体陥1であるN型基板は、直 接電源として作用するものでなく分離領域4によ り分離された第2層のP型基板2'と2"同士を 分離するためのものであってP型基板の電源電圧 より高い電圧、例えばモストポジティブ(M.P.) 世 圧とグランド(GND) との中間的な電圧を印加され ているものである。勿論電源電位に等しいもので あっても良い。従来における高絶縁層分離方法に あっては第5図に示すとおり、N型エピタキシャ ル半導体圏8は高絶緑物10からなる分離領域9 によって電源は分離されてはいるが、電源として 使用されるP型半導体基板1は共通であるためグ ランドをいくらアナログ回路用とデジタル回路用 とに分離してもノィズが消されず一方側から他方 側に伝搬されるという危険があった。

そのため本発明では上述したように構成しかつ

上記分離領域4をはさんで第1の層1と第2の層 との間にP-N-P接合を形成し、同時に第1の 層を第2の層の電位よりも高い電位に保持させる ことによって第6図の等価回路に示されるような 逆ダイオードを形成するものであり、これによっ て第2の層における一方の分離された電源2′と 他方の分離された電源2″との間は完全に電気的 に分離しうるのである。 上記した第1の層に印加 する電圧はいづれの回路の電源とも関係のないも ので、嬰は第2のP型基板に印加される電源電圧 より高くすればよいのであって、これは、第1の 層と第2の層を分離しかつ第2の層内にノイズの 伝搬が生じないようにするためのものである。上 記第1の暦の電圧は第2の暦のグランドと電源電 圧との中間電位にとることが最も理想的である。 尚第1の層であるN型基板と第2の層であるP型 - 基板とを種層することは両層の間にパスコンデン サの容量を設けN型基板の電位に生ずるノイズも P型基板にのらないようかかる容量で吸収する作 用もあるが主な機能は上記したPNPダイオード

を形成する点にある。次に本発明においては上記 分離領域4の両側における第3の層中にP型拡散 層から構成された他の分離領域5,5′を設けた ものであり、これによって該分離領域5,5′と 第3の層との境界部にPN接合を形成し、機能的 には多数のバイパスコンデンサがここに形成され ることになる。かかる構造の作用は、バイパスコ ンデンサ効果をここで持たせるものであって、基 本的には上記した商絶縁関4による分別で一応の 絶縁は出来るがそれと同時に多少もれて来るノイ ズがあっても容量をつけておくことによって電源 間に大きな容量を設けることによって回路毎にノ イズを吸収しようとするものである。この容量は 互の電源が安定するようにバイパスコンデンサと して作用するものである。第1図に示すように上 記PN接合分離においてはN型半導体部分はそれ ぞれの国路においてモストポジティブ(M.P.)の電 位に接続されており又P型半導体の部分はモスト ネガティブ(M. N.)の電位に接続されている。

更に本発明においては、上記した二種の分離領

特別平3-53561(5)

域を第3図に示すように阴回路或は輪状を形成するようにして、両回路を取り囲んでおりこのことは有効なバイパスコンデンサをうるのに有効である。

従来IC内部において容量を別の素子で作ると それぞれの電源の距離等が問題となって有効に作 れないという問題があったが、上記構成とするこ とによって、回路全体の電源も周囲に容量を付け たというイメージとなり容置を大きくかつ有効に とりうるばかりでなく、どの国路からもほぼ均等 な距離を保って形成しうる。第2図には本発明の 好ましい他の具体例についての断面構造が示され ている。本具体例と上記した具体例との相異点は 上記の具体例では分離領域4の両側に第2の導電 型を有する半導体からなる分離領域 5.5′がそ れぞれ一層づつ形成されているのに対し、本具体 例においては分離領域4の両側の複数段の第2導 電型半導体からなる分離領域51152 …と511. 5′ *, …とを設けたことと、前記分離領域4に より直接接触しておりかつそれによって直接分割

かかる構成とする主な理由としては、上記絶縁体分離4部に発生する微少リーク電流がノイズを伝搬するのを防止するためであり、上記絶縁体分離の補強を行うものである。この部分は第1図に示すようにモストポジティブ(M.P.)であっても構

わない。

又 P N 接合部分には接合部の逆バイアスにより 大きな寄生接合容量が存在するため、1方の回路 (アナログ国路又はデジタル国路) は他方の回路 (デジタル回路又はアナログ回路) との間の隣接 部分にバイパスコンデンサを持つことになるので この寄生容量によるバイパスコンデンサはノイズ 混入時にノイズを抑える作用をすることになる。 より具体的に説明すると分離領域からもれてくる ノイズをN型フローティング領域14を通して次 にあるP型拡散による分離領域で1たんGNDに 落す。そして次に設けられたN型半導体層をモス トポジティブとしておくことによってこの両側に 容量を形成し電源間にある程度の容量をつける。 そして更にその後に形成されたP型拡散層とによ って電源間に並列に大きな容量を形成させるので ある。これによってデジグル回路のノイズがデジ タル回路内で又デジタル回路で発生しアナログ回 路に伝搬したノイズはアナログ回路内で十分低下 せしめられる。本発明における半導体集積回路装 置においては前配したとおり第1と第2の導電型 を反対にした半導体を使用して構成しうることは 勿論のことであるが第1の電導型をもつ第3の半 導体層に形成される第2の電導型をもつ半導体層 からなる拡散技術等によって形成された分離領域・ は、1又は2個に限定されるものではなく必要に 応じてその個数を形成することが出来る。更に絶 縁物からなる高抵抗の分離領域4は、比較的高い 絶縁性を有するものであればいかなるものでも使 用出来るのであって例えば多結晶シリコン、酸化 シリコン等が使用出来、好ましくは第1,2図に 示すように内部に多結晶シリコンを配しその外周 を酸化シリコンでとり囲んで形成したものである。 かかる分離領域は第2と第3の層をたて方向に買 通し第1の層に接触するようにエッチング等で孔 をあけこれに上記絶縁体を排入、注入して完成す

尚本発明においては上記絶縁体分離される上側の基板については分離された一方の側の基板と他方の基板とは電気的につながりはない為、各回路

特開平3-53561(6)

の基板電位は各々の回路のモストネガティブ (N 型基板の場合は) でさえあれば全体の集積回路中 で同電位である必要はない。

〔効 果〕

劣化を抑えることが出来、今後のシステム内部回路の複合集積化に寄与するところが大きい。又上記のような効果的なノイズ対策がとりうることから、集積回路自体も小型化簡易化が出来るのでコスト低下を達成することが出来る。

4. 図面の簡単な説明

第1図は本発明に係る半導体集積回路装置の一 具体例及び原理構成を示す図である。

第2図は本発明に係る半導体集積回路装置の他の具体例を示す図である。

第3図は本発明に係る半導体集積回路の具体例 における平面図である。

第4図は従来のPN接合分離構造を示す図であ る


第5図は従来の高絶縁物分離構造を示す図である。

第6図は本発明における半導体集積回路装置に おける等価回路図である。


- 1…第1の溥電型半導体からなる第1の層、
- 2…第2の導電型半導体からなる第2の層、

- 3…第1の導電型半導体からなる第3の層、
- 4 … 絶縁体分離領域、 (第1の分離領域)
- 5 . 5

- 1 第2の導電型半
- 5 1. 5 2. 5 1. 5 2 月 離領域、(第2の分離領域)
- 6,-61 …バイパスコンデンサ、容量、
- 7 ··· P 型基板、
- 8 … N 型基板(エピタキシャル層)、
- 9…酸化シリコン膜、 10…多結晶シリコン、
- 11…アナログ回路(発振回路)、
- 12…デジタル回路(分周回路)、
- 13…チップ、
- 14…フローティング領域。




本発明の半導体集積回路装置の平面図 第 3 図




従来のPN接合分離を示す図

第 4 図


従来の高絶縁層分離を示す図 第 5 <u>図</u>



本発明における半導体集積回路装置の | 具体例を示す新面図 第 1 図



本帝朝における半準体集積回路装置の 他の具体例を示す新面図 集 2 ②



本発明における半導体集積回路装置の等価回路を示す

第 6 図

特開平3-53561(8)

第1頁の続き	•	
⑤Int. Cl. *	識別記号	庁内整理番号
H 01 L 21/331 21/76	L M	7638-5F 7638-5F
27/04 29/73	Ä	9056-5F